Metode Desain Prosesor Digital Dengan RTL (Register Transfer Level)

Hm…. saya yakin banget, kalau ada anak elektro yang baca tulisan ini, bakal di caci saya….masa yang kayak gini aja di tulis??? hehe….

Tapi biarlah, saya hanya ingin mendokumentasikan apa yang sudah saya dapatkan…g papa, kan, frend?? (^_^) itung2, menambah ingatan saya untuk mendesain…

Eh, ini sebenarnya terinspirasi dari tugas SPD merangkum Bab V buku Vahid… 😛

Langkah desain prosesor digital dengan RTL :

step1: Desain HLSM (High Level State Machine)

nah pada step ini, kita akan meng-capture kelakuan dari mesin yang akan kita buat…kelakuan itu direpresentasikan dalam bentuk HLSM…(apa si HLSM?? duh…anggap aja HLSM tu gambar bulat2 yang ada tanda panahnya..yang menunjukkan kelakuan rangkaian …😀 )

contoh HLSM:

hlsm11

step2:Buat Datapath

nah, setelah kelakuan didapat, maka langkah selanjutnya adalah membuat datapath…biasanya kita terlebih dahulu menentukan komponen apa saja yang dibutuhkan untuk menciptakan kelakuan seperti yang sudah didefinisikan di HLSM..

(nah,,,apa pula itu datapath??? hm…anggap aja datapath itu gambar kotak – kotak yang ada tanda panahnya… 😛   bagian ini pokoknya mengolah data yang ada diprosesor…apakah data akan di jumlah, dikurangi, atau diapain…pokoknya tu dilakukan di datapath, deh….)

contoh datapath:

hlsm1

nih beberapa komponen populer yang biasa dipakai : register (wow, pasti sering banget ni dipakai…), adder, subtraktor, komparator, multiplier, shifter

step3:koneksi datapath dan kontroller

(??lho??? kontrollernya kan belum dibuat? kok dah dikoneksikan ajah??duh….kurang tau, ya…tapi menurut saya ini bakal sangat memudahkan kita dilangkah ke 4 nanti…sebab kita tau persis apa input dan output dari kontroller…mana sinyal status, dan mana  sinyal kontroller…sehingga FSM nantinya akan lebih mudah dibuat…<iya gitu??? :P  , perasaan FSM itu sama dengan HLSM de..cuma ” input dan output” statenya doang yang diganti sama sinyal…. >)

koneksi

step4: buat FSM kontroller

FSM tu pada dasarnya mirip banget dengan HLSM, cuma input dan output di state HLSM itu diganti aja dengan sinyal…sinyal itu adalah sinyal kontrol atau sinyal status yang sudah kita rancangan di kontroller…😀

contoh Kontroller yang didalamnya terdapat FSM :

fsm1

Apakah kita sudah selesai sampai di situ??…wah..kalau mau lebih jauh…kita harus buat kode VHDL dari rangkaian yang sudah kita buat…

langkahnya.. :

1. buat kode VHDL untuk datapth

2. buat kode VHDL untuk kontroller

3. buat kode VHDL untuk menggabungkan datapath dan kontroller (step ini biasanya disebut TOP design…)

catatan : jangan pernah membuat kode VHDL untuk datapath dan kontroller dalam 1 file!!!! (weh…sotoy banget saya….) itu kata dosen saya…biar mudah didebug, katanya… :D   jadi kalau dalam simulasi ada yang tidak sesuai, atau mungkin ada hazard…bisa di lebih mudah dicari penyebabnya…gitu..

jadi minimal kita butuh 3 file .vhd untuk implementasinya…😀

tapi lebih banyak lebih bagus…biar lebih mudah didebug…

dah, ah..segitu aja, de….

silahkan kalau ada comment… (^_^)

7 Responses

  1. mantaps gan….

  2. wiw….

    apa itu kk ,, he he he…

    ajarin dunk :))

  3. hm…
    masuk elektro dulu, de…biar mantab… hihi….😀

  4. gak usah pake FSM / HLSM, bikin repot aja :p

  5. lho?trus gimana, kak?
    bukannya susah kalau ga make FSM / HLSM?langsung buat datapath aja, y?

    wah…metoda sang juara ternyata berbeda… (^_^)v
    ajarin, dong, kak…

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out / Change )

Twitter picture

You are commenting using your Twitter account. Log Out / Change )

Facebook photo

You are commenting using your Facebook account. Log Out / Change )

Google+ photo

You are commenting using your Google+ account. Log Out / Change )

Connecting to %s

%d bloggers like this: