Time Before Failure Hard Disk hanya 5 tahun

hm…setelah mendengar penjelasan dosen tadi…baru tau..kalau hard disk cuma punya TBF 5 tahun…

hm…mesti ati2 brarti yang punya hard disk sudah lebih dari 5 tahun… ^^ Bisa saja hard disk failure secara tiba2…

BCH decoder Process

hm…sejak beberapa hari yang lalu…untuk beberapa saat, perhatian tersita untuk mempelajari BCH encoder dan decoder…

Apa sih BCH itu? definisi saya : BCH adalah suatu metoda untuk melakukan encoding terhadap data agar data tersebut dapat sampai ke receiver dan dapat didecode hingga menghasilkan data yang sama persis dengan data yang dikirim. BCH ini meliputi : encoder, decoder, dan error correction.

proses yang ada di BCH encoder – decoder :

encode – transmit – decode (detect error location – perbaiki error)

 

proses yang terjadi di decoder :

1. mencari sindrome dari generator function yang diberikan

2. tentukan lokasi error

3. perbaiki data yang error

Jual Beli Dollar untuk mengisi account Liberty Reserve atau Perfect Money

Untuk anda yang punya account Liberty Reserve dan ingin melakukan Jual Beli Dollar untuk mengisi account liberty reserve anda, Satu situs yang sangat menarik…harga yang sangat kompetitif :

Tab Inverse

baru tau juga kalau kita tekan shift dan tab, maka tab akan berjalan ke belakang…

gunanya biasanya untuk merapihkan tulisan ketika menggunakan bullet and numbering…

terkadang bullet and numbering otomatis di set, sehingga tidak sesuai dengan kemauan…

contoh :

• tes1
• tes2
• tes3

nah dengan menekan tombol shift+inverse (dengan terlebih dahulu menaruh cursor sebelum tulisan “tes1″), maka bullet atau numbering akan mundur ke belakang (tidak menjorok)

Tombol F5 pada notepad

hm..saya baru tau kalau menekan tombol F5 di notepad, akan muncul waktu pada saat  kita menekan tombol F5 tersebut

contoh :

8:53 AM 10/20/2009

berarti tombol F5 ditekan pada pukul 8:53 AM pada tanggal 20 Oktober 2009

Pengumuman kelulusan STIS 2009

Saat ini sudah 3 jam saya di depan laptop untuk menunggu pengumuman kelulusan tes tahap I STIS 2009…

nih gara2 pengumuman ini  ni… : (kutipan dari website stis.ac.id)

Pemberitahuan Tentang Pengumuman Seleksi Tahap I

Dengan ini diberitahukan bahwa hasil seleksi tahap I Penerimaan Mahasiswa Baru Program D-IV Tahun Ajaran 2009/2010 akan diumumkan pada hari Senin 10 Agustus 2009 setelah jam kerja. Demikian mohon maklum.

“jam kerja” ..aduh..plis deh..jam berapa sih itu???

saya dah nunggu dari jam 17.00 WIB  ni..stau saya jam kerja itu paling lama sampe jam 17.00..itu yang namanya jam kerja..kalau lewat dari jam 17.00 itu,mah..bukan jam kerja..tapi “jam lembur”..hufh…

hm..saya berpikir…gmana dengan saudara2 yang lain,ya..kalau dia ngeliat dari warnet..duh pasti sebel tu..habisin uang buat warnet… ^^”

padahal STIS peminatnya banyak banget… ^^

hm…semoga STIS lebih memperhatikan ini deh..ke depannya..amiin…

well…karna saya negeri…ayo dong..jangan kalah sama swasta…

tanx…

Sing…Jep…Aaaa…

Hm..jadi ingat waktu kecil….main pedang2an ma teman…

- angkat pedang sambil bilang : Sing….apura…

- menusuk pedang sambil bilang : Jep…ang….

- mati bilang : aaaa…merika…

he2…kenangan masa lalu..

Tukang Parkir…

hm…saya kadang agak sebel sama tukang parkir di ATM…beneran…cuma bentar doang padahal, tapi nagih 1000, hh…   padahal tu lapangan parkir miliknya BNI, kok mesti bayar parkir,y?setau saya kalau di bank2 gitu, ga usah bayar parkir, de…

kadang2 ada juga tukang parkir yang jaga di toko (yang ga gede2 amat)…cuma bentar, dan motor tu dekat banget dengan kita (masih bisa diliat..), bayar 1000…

wah jadi bete kalau bawa motor…

Patamon, Angemon, Pegasusmon, Seraphimon…

Metode Desain Prosesor Digital Dengan RTL (Register Transfer Level)

Hm…. saya yakin banget, kalau ada anak elektro yang baca tulisan ini, bakal di caci saya….masa yang kayak gini aja di tulis??? hehe….

Tapi biarlah, saya hanya ingin mendokumentasikan apa yang sudah saya dapatkan…g papa, kan, frend?? (^_^) itung2, menambah ingatan saya untuk mendesain…

Eh, ini sebenarnya terinspirasi dari tugas SPD merangkum Bab V buku Vahid… 

Langkah desain prosesor digital dengan RTL :

step1: Desain HLSM (High Level State Machine)

nah pada step ini, kita akan meng-capture kelakuan dari mesin yang akan kita buat…kelakuan itu direpresentasikan dalam bentuk HLSM…(apa si HLSM?? duh…anggap aja HLSM tu gambar bulat2 yang ada tanda panahnya..yang menunjukkan kelakuan rangkaian … )

contoh HLSM:

step2:Buat Datapath

nah, setelah kelakuan didapat, maka langkah selanjutnya adalah membuat datapath…biasanya kita terlebih dahulu menentukan komponen apa saja yang dibutuhkan untuk menciptakan kelakuan seperti yang sudah didefinisikan di HLSM..

(nah,,,apa pula itu datapath??? hm…anggap aja datapath itu gambar kotak – kotak yang ada tanda panahnya…    bagian ini pokoknya mengolah data yang ada diprosesor…apakah data akan di jumlah, dikurangi, atau diapain…pokoknya tu dilakukan di datapath, deh….)

contoh datapath:

nih beberapa komponen populer yang biasa dipakai : register (wow, pasti sering banget ni dipakai…), adder, subtraktor, komparator, multiplier, shifter

step3:koneksi datapath dan kontroller

(??lho??? kontrollernya kan belum dibuat? kok dah dikoneksikan ajah??duh….kurang tau, ya…tapi menurut saya ini bakal sangat memudahkan kita dilangkah ke 4 nanti…sebab kita tau persis apa input dan output dari kontroller…mana sinyal status, dan mana  sinyal kontroller…sehingga FSM nantinya akan lebih mudah dibuat…<iya gitu???   , perasaan FSM itu sama dengan HLSM de..cuma ” input dan output” statenya doang yang diganti sama sinyal…. >)

step4: buat FSM kontroller

FSM tu pada dasarnya mirip banget dengan HLSM, cuma input dan output di state HLSM itu diganti aja dengan sinyal…sinyal itu adalah sinyal kontrol atau sinyal status yang sudah kita rancangan di kontroller…

contoh Kontroller yang didalamnya terdapat FSM :

Apakah kita sudah selesai sampai di situ??…wah..kalau mau lebih jauh…kita harus buat kode VHDL dari rangkaian yang sudah kita buat…

langkahnya.. :

1. buat kode VHDL untuk datapth

2. buat kode VHDL untuk kontroller

3. buat kode VHDL untuk menggabungkan datapath dan kontroller (step ini biasanya disebut TOP design…)

catatan : jangan pernah membuat kode VHDL untuk datapath dan kontroller dalam 1 file!!!! (weh…sotoy banget saya….) itu kata dosen saya…biar mudah didebug, katanya…    jadi kalau dalam simulasi ada yang tidak sesuai, atau mungkin ada hazard…bisa di lebih mudah dicari penyebabnya…gitu..

jadi minimal kita butuh 3 file .vhd untuk implementasinya…

tapi lebih banyak lebih bagus…biar lebih mudah didebug…

dah, ah..segitu aja, de….

silahkan kalau ada comment… (^_^)